专利摘要:
制御インピーダンスバスが、遷移時間最短差動信号伝送方式(TMDS)を使用して信号を搬送する1対のバストレースを含む。2又はそれ以上のバッファ出力端子も含む。個々の出力端子は、1対のバストレースに接続された1対のパッドを含み、未使用パッドが1対のバストレース上に最小限のスタブを形成するようにされる。2又はそれ以上のバッファ入力端子が設けられる。バッファ入力端子の各々は、バストレースに対して実質的に垂直に延びる1対のコネクタトレースを含む。バッファ入力端子の1つの1対のコネクタトレースの第1の端部に少なくとも1つのコネクタが接続される。1対のコネクタトレースの第2の端部、及びバッファ出力端子の1つの1対のパッドに少なくとも1つのバッファ装置が接続される。バッファ装置は、イネーブル入力により有効化されると、1対のバストレース上で信号を供給する。
公开号:JP2011515762A
申请号:JP2011500834
申请日:2009-02-19
公开日:2011-05-19
发明作者:ピーター シンタニ;健一郎 豊島
申请人:ソニー エレクトロニクス インク;ソニー株式会社;
IPC主号:G06F3-00
专利说明:

[0001] 本発明の実施形態は、超高速デジタル信号用バスの分野に関し、より具体的には、複数の高速コネクタの柔軟な配置を提供することに関する。]
背景技術

[0002] 現代のデジタルシステムは、相互接続を使用してますます高い周波数で信号を搬送している。たとえば、高品位マルチメディアインターフェイス(HDMI)及びデジタルビデオインターフェイス(DVI)は、最高3.4Gbpsのデータ転送速度で信号を搬送するケーブルを使用する。]
[0003] これらの高速チャネル上で搬送されるオーディオビジュアル(AV)データは、遷移時間最短差動信号伝送方式(TMDS)と呼ばれる技術により符号化される。TMDSは、信号品位を維持するために制御差動インピーダンスが100Ωのペア信号線を使用する。データ転送速度が超高速であるため、データ経路の差動インピーダンスを維持するために、信号経路のあらゆる面を厳しい公差に従って慎重に設計及び構築しなければならない。]
[0004] HDMI/DVI規格では、4つの差動対がTMDS信号を搬送する。DVIでは、これらの対のうちの3つが、RGBビデオデータ及び同期データの搬送に使用される。HDMIでは、オーディオデータがビデオデータにもインタリーブされ、DVI規格はオーディオ情報を組み込んでいない。第4の高速差動対はAVクロックに使用され、TMDSデータチャネルの1/10の速度で実行される。]
[0005] HDMIシグナリングを使用するコンポーネントの相互運用性を保証するために、製品が高品位マルチメディアインターフェイスへの適合性を主張し、又はいずれかの公認商標を要する場合、コンポーネントは、量産又は流通前にHDMIコンプライアンステスト仕様書に従ってこのような製品をテストするための、HDMIファウンダーにより認定される認定試験センター(「ATC」)におけるコンプライアンステストに無事に合格する必要がある。通常、このようなコンプライアンステストは、ディスプレイデータチャネル(DDC)バス静電容量、TMDSライン特性インピーダンス、及び家電制御(CEC)バス静電容量を含む。]
[0006] 通常、ビデオディスプレイ装置などのHDMIコンポーネントは、表示用に選択できるオーディオビジュアルコンテンツのいくつかのソースに対応するために2以上のHDMIコネクタを備える。コンポーネントとは、基本機能の共通コアを共有しながら異なるレベルの能力を提供する一群の装置の要素であると考えることができる。提供されるHDMIコネクタの数が、このような可変能力となり得る。]
発明が解決しようとする課題

[0007] 装置に可変数の高速コネクタを提供できるシステムを、全ての構成が時間のかかるコンプライアンステストを受ける必要なく提供することが望ましいであろう。このようなシステムは製造コストが安いことが望ましいであろう。]
課題を解決するための手段

[0008] 制御インピーダンスバスが、遷移時間最短差動信号伝送方式(TMDS)を使用して信号を搬送する1対のバストレースを含む。2又はそれ以上のバッファ出力端子も含む。個々の出力端子は、1対のバストレースに接続された1対のパッドを含み、未使用パッドが1対のバストレース上に最小限のスタブを形成するようにされる。2又はそれ以上のバッファ入力端子が設けられる。バッファ入力端子の各々は、バストレースに対して実質的に垂直に延びる1対のコネクタトレースを含む。バッファ入力端子の1つの1対のコネクタトレースの第1の端部に少なくとも1つのコネクタが接続される。1対のコネクタトレースの第2の端部、及びバッファ出力端子の1つの1対のパッドに少なくとも1つのバッファ装置が接続される。バッファ装置は、イネーブル入力により有効化されると、1対のバストレース上に信号を供給する。]
[0009] 添付図面及び以下の詳細な説明から本発明のその他の特長及び利点が明らかとなるであろう。]
[0010] 本発明の様々な実施形態を限定ではなく一例として示すために使用する以下の説明及び添付図面を参照することにより、本発明を最も良く理解することができる。図面では、同様の参照番号が類似の要素を示す。]
図面の簡単な説明

[0011] 本発明を具体化するバスサブシステムの平面図である。
図1Aのバスサブシステムの拡大部分を示す図である。
本発明を具体化する別のバスサブシステムの平面図である。
図2Aのバスサブシステムの拡大部分を示す図である。
本発明を具体化する別のバスサブシステムの平面図である。
本発明を具体化する別のバスサブシステムの平面図である。
本発明を具体化する別のバスサブシステムの平面図である。] 図1A 図2A
実施例

[0012] 本開示の1つの態様は、バッファチップを含むコネクタサブアセンブリを使用して外部接続をシステムの残りから分離するシステムアーキテクチャに関する。1つの実施形態では、高品位マルチメディアインターフェイス(HDMI)コネクタサブアセンブリが、コンプライアンステストを必要とするシステムの多く又は全てを含む。いくつかの実施形態では、HDMIバッファチップを組み込むことにより、信号減衰を軽減できるとともにHDMI関連のコンプライアンステスト要件を満たす役に立つことができる。]
[0013] 本発明の別の態様は、可変数のコネクタサブアセンブリを同じメインアセンブリに接続できるようにして、共通コンポーネントから一群の装置を構築できるようにするバス構造を提供することである。]
[0014] 以下の説明では、数多くの特定の詳細を記載する。しかしながら、これらの特定の詳細を伴わずに本発明の実施形態を実施できることが理解される。その他の場合、本説明の理解を曖昧にしないように、公知の回路、構造、及び技術については詳細に示していない。]
[0015] 本明細書で使用する場合、「1つの(英文不定冠詞)」という用語は、1又はそれ以上を意味するものとする。「複数の」という用語は、2又はそれ以上を意味するものとする。「別の」という用語は、第2の又はそれ以上の、と定義される。「含む(including)」及び/又は「有する(having)」という用語は、(「からなる(comprising)」のような)包括的な用語であると定義される。本明細書で使用する場合、「又は」という用語は包括的なものとして解釈すべきであり、すなわちいずれか1つ又はあらゆる組合せを意味する。従って、「A、B又はC」は「A、B、C、A及びB、A及びC、B及びC、A、B及びCのいずれか」を意味する。この定義に対する例外は、要素、機能、ステップ又は行為の組合せが何らかの形で本質的に互いに相容れない場合にのみ生じる。]
[0016] 本明細書を通じて、「1つの実施形態」、「いくつかの実施形態」、「ある実施形態」、又は類似の用語に対する言及は、実施形態に関連して説明する特定の機能、構造又は特性が、本発明の少なくとも1つの実施形態に含まれることを意味する。従って、本明細書を通じて至るところに出現するこのような語句は、必ずしも全てが同じ実施形態について言及しているものではない。さらに、本発明を限定しない1又はそれ以上の実施形態に上記特定の特徴、構造又は特性をあらゆる好適な態様で組み込むことができる。]
[0017] 例示的な実施形態
図1Aは、本発明の原理に基づいて構成されるバスサブシステム100を示している。図1Bは、図1Aのバスサブシステムの一部の拡大図である。図示の例示的なバスサブシステムは、デジタル形式のオーディオビジュアルプログラミングを受信するための1又はそれ以上のHDMIコネクタ102を備えたオーディオビジュアルシステムの一部である。] 図1A 図1B
[0018] バスサブシステム100は、HDMI受信機などの受信装置106に1又はそれ以上のコネクタ102を結合するための制御インピーダンスバス104を備える。制御インピーダンスバス104は、遷移時間最短差動信号伝送方式(TMDS)を使用して高速デジタル信号を搬送する1対のバストレース108a、108bを含む。例示的な高速デジタル信号には、データ転送速度がギガビット/秒(Gbps)のHDMIデータ信号がある。制御インピーダンスバス104は数対のバストレースを含むことができ、個々の対は高速デジタルTMDS信号を搬送する。たとえば、図示の例示的なバスサブシステム100では、制御インピーダンスバス104が、HDMIリンク用の高速信号を送信するための4対のバストレースを含む。]
[0019] 制御インピーダンスバス104は、2又はそれ以上のバッファ出力端子110を含み、バッファ出力端子の各々は、1対のバストレース108a、108bに接続された1対のパッド112a、112bを含む。個々のパッドは、未使用パッドが1対のバストレース上に最小限のスタブを形成するように構成することができ、制御インピーダンスバス104上で高速信号が搬送されるため、このことは重要事項である。]
[0020] 制御インピーダンスバス104は、2又はそれ以上のバッファ入力端子120を含む。バッファ入力端子の各々は、バストレース108a、108bに対して実質的に垂直に延びる1対のコネクタトレース122a、122bを含む。]
[0021] バスサブシステム100は、高速デジタル信号を受信するための少なくとも1つのコネクタ102を備える。このコネクタは、高速デジタルTMDS信号を受信するための1対の接点114a、114bを含む。接点114a、114bは、バッファ入力端子120の1つの1対のコネクタトレース122a、122bの第1の端部に接続される。コネクタは、接続ケーブルとの制御インピーダンスリンクを形成するための接地接点を含むことができる。図示の例示的なコネクタ102はHDMIコネクタであり、外部シェルの一部を切り取って外部シェル内の接点を示している。]
[0022] コネクタ102の反対側にある1対のコネクタトレース122a、122bの第2の端部にはバッファ装置130が接続される。バッファ装置130は、関連するバッファ出力端子110の1対のパッド112a、112bにさらに接続される。バッファ装置は、1対のバストレース108a、108b上に高速デジタルTMDS信号を供給する。この信号は、1対のコネクタトレース上の信号であってもよく、又は1対のコネクタトレース上の信号のバッファリングしたレプリカであってもよい。]
[0023] 入力端子がバッファ装置130を実装しないときには、入力端子120がバストレースに接続されないということが重要である。この構造により、バスサブシステム100が可変数のコネクタ102を備えることができるようになる。コネクタが提供されていないときには、関連する入力端子120及び出力端子110はバッファ装置130を実装しない。制御インピーダンスバス104の1対のバストレース108a、108b上には、出力端子110の未実装のパッド112aのみが残る。未実装のパッド112a、112bは、1対のバストレース上の最小限のスタブとなるように構築され、これによりコネクタの補完物が減少したことに起因する制御インピーダンスバス104上の信号劣化が最小限に抑えられる。さらに、バッファ装置130は、HDMIコンプライアンステスト仕様書との準拠に関する試験などの認証を必要とするコンポーネントを制御インピーダンスバス104及びシステムの残りの部分から分離する。これにより、個々の構成の完全な認証を必要とせずにシステムを可変数のコネクタで構成できるように設計することが可能となる。]
[0024] バッファ出力端子110の各々にはイネーブル入力部132が付随する。バッファ装置130はイネーブル入力部に接続されて、イネーブル入力部により有効にされたときに、1対のバストレース上に信号を供給する。図1Aに示すように、イネーブル入力部132は、個々のバッファ出力端子110に付随する離散的信号であってもよい。他の実施形態では、イネーブル入力部132は、設けられた全てのバッファ出力端子110に接続される信号線の1つに提供される符号化信号であってもよい。たとえば、イネーブル入力部をインターインテグレーテッドサーキット(I2C)シリアルバス上に設けることができる。] 図1A
[0025] 高速TMDS差動信号がうまくルーティングされることが、複合システムの設計課題である。これらの細かく調整された伝送線にESD保護用のほんのわずかな寄生負荷を追加することでさえ、コンプライアンステストの合否の分かれ目になり得ることが多い。結果として生じる伝送線特性及びインピーダンス整合は、単なるコンポーネントレベルの仕様から容易に予測できるものではなく、実際、直観に反した結果が観察されることがある。たとえば、場合によっては、わずかなインダクタンス又はスタブを追加することにより、線の特性インピーダンスを実際に向上させることができる。]
[0026] 本発明は、システムの厳しいコンプライアンステストを受ける部分、つまりコネクタをシステムの残り部分から分離する。様々な接続装置及び接続ケーブルに対応する必要性により、適合するコネクタを設計することは複雑になる。これには、コネクタ及び関連する接続部が、接続装置に提供される電気特性のための厳しい公差を満たすことが必要となる。本発明は、適合性要件をコネクタ102、バッファ装置130、及び相互接続コネクタトレース122a、122bに限定する。これにより、複雑性及びコストをシステムの残り部分に課すことなく、個々のコネクタサブシステムを厳しい公差に合わせて設計及び作成できるようになる。]
[0027] 制御インピーダンスバス104もまた複合システムの設計課題である。本発明は、コネクタから制御インピーダンスバスをさらに分離することにより、バスがコネクタに求められる厳しいコンプライアンステストを受けないようにする。この分離により、制御インピーダンスバスの設計が公知の制御された要件にも従うようになる。コネクタに求められる厳しいコンプライアンステストに合格できる可変数のコネクタをバス上に存在できるようにする制御インピーダンスバス104を設計することは困難と思われるが、バッファ装置130をバッファ出力端子に接続するための限られた数の構成で既知の数のバッファ出力端子110を受信装置106に接続するようにバスを設計する方がより実際的である。]
[0028] 図1Aに示すように、1対のバストレース108a、108bは、プリント配線板134の第1の面上に経路を定めるマイクロストリップトレースであってもよい。図1Aでは、1対のバストレースを破線で描くことによって示唆するように、プリント配線板の第1の面は底面側となる。2又はそれ以上のバッファ出力端子110のパッド112a、112bの各々は、プリント配線板134の第2の面上に存在して、ビアにより1対のバストレース108a、108bの一方に接続される。この構成により、1対のバストレースに接続されたパッド112a、112bを、未使用パッドが1対のバストレース上に最小限のスタブを形成するように構築できるようになる。] 図1A
[0029] 図2Aは、本発明の原理に基づいて構成される別のバスサブシステム200を示している。図2Bは、図2Aのバスサブシステムの一部の拡大図である。この実施形態では、1対のバストレース208a、208bは、プリント配線板234の第1の面上に経路を定めるマイクロストリップトレースであり、2又はそれ以上のバッファ出力端子のパッドの各々は、1対のバストレースの一方の一部である。この実施形態では、1対のバストレースを実線で描くことによって示唆するように、プリント配線板の第1の面は表面側となる。] 図2A 図2B
[0030] 図示のように、バッファ装置130は、4つの辺の各々に沿った接続部を提供する矩形の表面実装部品であることができる。バッファ出力端子の1対のパッド212a、212bとの接続部は、第1の辺236に沿ったものであることができる。向かい合う辺238上の接続部は未使用であってもよく、これらをバストレース208a、208bに接続することができる。]
[0031] バッファ装置130は、バッファ装置からの熱伝導を最適化するための熱スラグを含むことができる。熱伝導電気絶縁体240が、バッファ装置の熱スラグをプリント配線板234の第1の面に熱的に結合することができる。これにより、バストレース208a、208b間に電気的短絡を形成することなく放熱を向上させることができるようになる。例示的な熱伝導電気絶縁体は、熱伝導エポキシペーストであってもよい。]
[0032] バッファ装置130及び熱伝導電気絶縁体240は、空気よりも高い誘電率を有することができる。これにより、バストレース208a、208bがバッファ装置130の下を通過する際にインピーダンスが下がる。バストレース構造は、バッファ装置を設置できる部分で高インピーダンスを提供してバッファ装置の設置効果を減少させるように調整することができる。]
[0033] 図3は、本発明の原理に基づいて構成される別のバスサブシステム300を示している。この実施形態では、第1のプリント配線板334が、制御インピーダンスバス304及びバッファ出力端子310を含む。第2のプリント配線板336は、第2のプリント配線板に取り付けられた1つのコネクタ102及び1つのバッファ装置330を含む。第2のプリント配線板336は、バッファ出力端子310に接続される。図示のように、制御インピーダンスバス304を蛇行形態で構築して、第2のプリント配線板336のバッファ出力端子310への接続を容易にすることができる。コネクタ102及びバッファ装置330を支持するために第2のプリント配線板を使用することにより、矩形の表面実装バッファ装置を制御インピーダンスバス304により容易に接続できるようになる。第2のプリント配線板を使用することにより、装置の厳しいコンプライアンステストを受ける部分により高価な精密公差のプリント配線板を使用できる一方で、装置の残り部分ではより安価なプリント配線板を使用できるようになる。1つの第1のプリント配線板334に様々な数の第2のプリント配線板336を取り付けて、様々な数のコネクタを有するバスサブシステム300の構成を実現することができる。] 図3
[0034] 図4は、本発明の原理に基づいて構成される別のバスサブシステム400を示している。この実施形態では、前述の実施形態と同様に、制御インピーダンスバス404が第1のプリント配線板434上に設けられる。コネクタアセンブリ402A、402BがケーブルコネクタからTMDSを受信し、第1のプリント配線板434上の制御インピーダンスバス404内の1対のバストレース408A、408Bに接続されて制御インピーダンスバスにTMDSを供給する。ケーブルコネクタを受け入れて機械的支持を提供するシェル442によってコネクタアセンブリ402A、402Bを取り囲むことができる。コネクタアセンブリのシェル442を切り取って内部コンポーネントを示している右手のコネクタアセンブリ402Bの図でわかるように、コネクタアセンブリは、ケーブルコネクタからTMDSを受信するための1対の接点414A、414Bを含む第2のプリント配線板436を備える。シェル442は、1対の接点414A、414B及びバッファ装置430の少なくとも一部を取り囲むことができる。シェル442及び1対の接点414A、414Bは、高品位マルチメディアインターフェイス(HDMI)コネクタの一部であることができる。] 図4
[0035] 第2のプリント配線板436に取り付けられたバッファ装置430は、第2の制御インピーダンスバスにより1対の接点414A、414Bに接続されて、この1対の接点からTMDSを受信する。バッファ装置430は、第2のプリント配線板の第1の端部446に位置する1対の端子444A、444Bにさらに接続される。第2のプリント配線板436の1対の端子444A、444Bは、第1のプリント配線板434の1対のバストレース408A、408Bに接続されて、TMDS又はTMDSのバッファリングしたレプリカを供給する。第2のプリント配線板は、バッファ装置により供給されたTMDSを有効にする信号を受信するためのイネーブル入力部をさらに含む。]
[0036] バッファ装置430をコネクタ接点414A、414Bと一体化することにより、HDMIコンプライアンステスト仕様書に準拠するコスト効率の高いHDMIコネクタ402A、402Bの設計が可能になる。この結果、準拠するHDMIコネクタを使用して様々なHDMI受信機装置を設計し、装置全体がHDMIコンプライアンステストを必要としないようにすることができる。準拠するHDMIコネクタ402A、402Bを制御インピーダンスバス404と組み合わせることにより、様々な数のHDMIコネクタを含むように容易に構成できるHDMI受信機装置の設計がさらに可能になる。バッファ装置430をコネクタ接点414A、414Bと一体化することにより、プリント配線板の面積が最小化されるとともに、必要な同一のアセンブリ数が最大化されるため、厳しい公差で構築される高級プリント配線板を高いコスト効率で使用できるようになる。図4に示すように、第2のプリント配線板が第1のプリント配線板に平行でなく直角に接続されるようにコネクタアセンブリを構成することができる。これにより、制御インピーダンスバスが蛇行ではなく真っ直ぐになることができる。] 図4
[0037] 図5は、本発明の原理に基づいて構成される別のバスサブシステム500を示している。この実施形態では、制御インピーダンスバス504が、バッファ装置530をバスに接続できる領域において1対のバストレース508a、508bが不連続となったいくつかのセグメントから構成される。バッファ装置530は、装置の第1の辺536上にバッファ出力端子を有する。バッファ装置530は、コネクタ102をバス504に選択的に結合する。バッファ装置530は、装置の第1の辺536上のバッファ出力端子から第1の辺の向かい側にある装置の第2の辺538上の対応するバス端子まで、バストレース508a、508bの連続する制御インピーダンスをさらに提供する。] 図5
[0038] バッファ装置530は、バスから信号を受信する受信装置106に最も近い位置から開始する制御インピーダンスバス504上に実装される。バス504にさらなるバッファ装置を追加して、設けられるコネクタ102の数に必要な分だけバスの長さを延ばすことができる。受信装置106から最も離れたバッファ装置530から別のバッファ装置を実装していない位置まで延びるバス505のセグメントが存在し得ることが理解されよう。未実装の位置に抵抗性終端部510を設けて、バストレース508a、508b上における高速信号の反射を低減させることができる。]
[0039] プリント配線板534は、バス504の不連続な部分に熱パッド512を備えることができる。バッファ装置530上の熱スラグ540に熱パッド512を半田付けして、バッファ装置からプリント配線板534への熱伝導を促進することができる。熱パッド512をビアを介してプリント配線板534の接地板に接続し、熱伝導をさらに向上させることができる。]
[0040] いくつかの例示的な実施形態について説明するとともに添付図面に示したが、このような実施形態は、広範な本発明の例示的なものにすぎず限定的なものではないということ、及び当業者には他の様々な修正が想定されると考えられるので、本発明は、図示及び説明した特定の構造及び構成に限定されるものではないということを理解されたい。従って、この説明は限定的なものではなく例示的なものであると見なすべきである。]
权利要求:

請求項1
遷移時間最短差動信号(TMDS)を搬送する1対のバストレースを含む制御インピーダンスバスと、2又はそれ以上のバッファ出力端子と、を備え、前記2又はそれ以上のバッファ出力端子の各々は、前記1対のバストレースに接続された1対のパッドを含み、個々のパッドは、未使用パッドが前記1対のバストレース上に最小限のスタブを形成するように構築され、前記バストレースに対して実質的に垂直に延びる1対のコネクタトレースを各々が含む2又はそれ以上のバッファ入力端子と、前記バッファ入力端子の1つの前記1対のコネクタトレースの第1の端部に接続された1対の接点を含む少なくとも1つのコネクタと、前記バッファ入力端子の前記1つの前記1対のコネクタトレースの第2の端部及び前記バッファ出力端子の1つの前記1対のパッドに接続され、前記1対のバストレース上に前記TMDSを供給する少なくとも1つのバッファ装置と、をさらに備えることを特徴とするバスサブシステム。
請求項2
前記バッファ出力端子の各々に付随するイネーブル入力部をさらに備え、前記バッファ装置が前記イネーブル入力部にさらに接続され、前記バッファ装置が、前記イネーブル入力部により有効にされたときに前記1対のバストレース上に前記TMDSを供給する、ことを特徴とする請求項1に記載のバスサブシステム。
請求項3
前記1対のバストレースが、プリント配線板の第1の面上に経路を定めるマイクロストリップトレースであり、前記2又はそれ以上のバッファ出力端子の前記パッドの各々が、前記プリント配線板の第2の面上に存在してビアにより前記1対のバストレースの一方に接続される、ことを特徴とする請求項1に記載のバスサブシステム。
請求項4
前記1対のバストレースが、プリント配線板の第1の面上に経路を定めるマイクロストリップトレースであり、前記2又はそれ以上のバッファ出力端子の前記パッドの各々が、前記1対のバストレースの一方の一部である、ことを特徴とする請求項1に記載のバスサブシステム。
請求項5
前記バッファ装置が、4つの辺の各々に沿った接続部を提供する矩形の表面実装部品であり、前記バッファ出力端子の前記1対のパッドとの前記接続部が第1の辺に沿っており、この向かい側にある前記接続部が未使用である、ことを特徴とする請求項4に記載のバスサブシステム。
請求項6
前記バッファ装置を前記プリント配線板の前記第1の面に熱的に結合する熱伝導電気絶縁体をさらに備える、ことを特徴とする請求項4に記載のバスサブシステム。
請求項7
前記制御インピーダンスバス及び前記バッファ出力端子を含む第1のプリント配線板と、前記バッファ出力端子に接続された第2のプリント配線板とをさらに備え、前記第2のプリント配線板に厳密に1つのコネクタと厳密に1つのバッファ装置とが取り付けられる、ことを特徴とする請求項4に記載のバスサブシステム。
請求項8
前記制御インピーダンスバスが不連続であり、前記バッファ装置が、4つの辺の各々に沿った接続部を提供する矩形の表面実装部品であり、前記バッファ出力端子の前記1対のパッドとの前記接続部が第1の辺に沿っており、この向かい側にある前記接続部が、前記第1の辺における前記接続部との連続性を提供し、前記バッファ装置が、前記制御インピーダンスバスに不連続部をまたいで接続される、ことを特徴とする請求項4に記載のバスサブシステム。
請求項9
前記バッファ装置により前記1対のバストレース上に供給される前記信号が、前記1対のコネクタトレース上の信号のバッファリングしたレプリカである、ことを特徴とする請求項1に記載のバスサブシステム。
請求項10
前記制御インピーダンスバスに接続された高品位マルチメディアインターフェイス(HDMI)受信機をさらに備え、前記コネクタがHDMIコネクタである、ことを特徴とする請求項1に記載のバスサブシステム。
請求項11
第1のプリント配線板上に設けられた、遷移時間最短差動信号(TMDS)を搬送する1対のバストレースを含む制御インピーダンスバスと、前記TMDSをケーブルコネクタから受信するための1対の接点と、前記1対の接点、及び前記第2のプリント配線板の第1の端部に存在するとともに前記第1のプリント配線板の前記1対のバストレースに接続されて前記TMDSを供給する1対の端子に接続されたバッファ装置と、を含む第2のプリント配線板上に設けられた少なくとも1つのコネクタアセンブリと、2又はそれ以上のバッファ出力端子と、を備え、前記2又はそれ以上のバッファ出力端子の各々は、前記1対のバストレースに接続された1対のパッドを含み、個々のパッドは、未使用パッドが前記1対のバストレース上に最小限のスタブを形成するように構築される、ことを特徴とするバスサブシステム。
請求項12
前記第2のプリント配線板が、前記バッファ装置により供給される前記TMDSを有効にする信号を受信するためのイネーブル入力部をさらに含む、ことを特徴とする請求項11に記載のバスサブシステム。
請求項13
前記ケーブルコネクタを受け入れるためのシェルをさらに含み、該シェルが、前記1対の接点及び前記バッファ装置の少なくとも一部を取り囲む、ことを特徴とする請求項11に記載のバスサブシステム。
請求項14
前記シェル及び前記1対の接点が、高品位マルチメディアインターフェイス(HDMI)コネクタの一部である、ことを特徴とする請求項13に記載のバスサブシステム。
請求項15
前記バッファ装置が、第2の制御インピーダンスバスにより前記1対の接点に接続される、ことを特徴とする請求項11に記載のバスサブシステム。
請求項16
プリント配線板を備えたコネクタアセンブリであって、該プリント配線板が、ケーブルコネクタから遷移時間最短差動信号(TMDS)を受信するための1対の接点と、前記1対の接点に接続されたバッファ装置と、前記プリント配線板の第1の端部に位置するとともに前記バッファ装置に接続されて、前記プリント配線板上に含まれていない制御インピーダンスバスに接続するために前記入力信号のバッファリングしたレプリカである出力信号を供給する1対の端子と、を含むことを特徴とするコネクタアセンブリ。
請求項17
前記プリント配線板が、前記バッファ装置により供給される前記TMDSを有効にする信号を受信するためのイネーブル入力部をさらに含む、ことを特徴とする請求項16に記載のコネクタアセンブリ。
請求項18
前記ケーブルコネクタを受け入れるためのシェルをさらに含み、該シェルが、前記1対の接点及び前記バッファ装置の少なくとも一部を取り囲む、ことを特徴とする請求項16に記載のコネクタアセンブリ。
請求項19
前記シェル及び前記1対の接点が、高品位マルチメディアインターフェイス(HDMI)コネクタの一部である、ことを特徴とする請求項18に記載のコネクタアセンブリ。
請求項20
前記バッファ装置が、第2の制御インピーダンスバスにより前記1対の接点に接続される、ことを特徴とする請求項16に記載のコネクタアセンブリ。
类似技术:
公开号 | 公开日 | 专利标题
US20180277995A1|2018-09-27|Durable connector receptacles
US9276340B2|2016-03-01|Interposers for connecting receptacle tongues to printed circuit boards
US9356370B2|2016-05-31|Interposer for connecting a receptacle tongue to a printed circuit board
US9183340B2|2015-11-10|Electronic device having circuit board with co-layout design of multiple connector placement sites and related circuit board thereof
US20190196985A1|2019-06-27|Interposer with high bandwidth connections between a central processor and memory
US7200010B2|2007-04-03|Impedance qualization module
US7012442B2|2006-03-14|Test signal distribution system for IC tester
US5864089A|1999-01-26|Low-crosstalk modular electrical connector assembly
US8683190B2|2014-03-25|Circuitry for active cable
US6743049B2|2004-06-01|High speed, high density interconnection device
US4685032A|1987-08-04|Integrated backplane
DE60203679T2|2006-01-19|Elektrischer Verbinder mit verringertem Übersprechen
US9318241B2|2016-04-19|High speed data cable using an outer braid to carry a signal
US6233376B1|2001-05-15|Embedded fiber optic circuit boards and integrated circuits
CN100429830C|2008-10-29|提供串扰补偿的电信连接器和印刷电路板
US9971115B2|2018-05-15|Data communications cable for communicating data and power via optical and electrical signals
US10229770B2|2019-03-12|Unified connector for multiple interfaces
US10230205B2|2019-03-12|Telecommunications jack with switchable circuit configurations
US7830221B2|2010-11-09|Coupling cancellation scheme
US9419391B2|2016-08-16|Communication connector
US8043112B2|2011-10-25|Jack connector assembly having circuity components integrated for providing POE-functionality
US10033552B2|2018-07-24|Driving data of multiple protocols through a single set of pins
US9455765B2|2016-09-27|Communications connectors having frequency dependent communications paths and related methods
US6422876B1|2002-07-23|High throughput interconnection system using orthogonal connectors
US5908333A|1999-06-01|Connector with integral transmission line bus
同族专利:
公开号 | 公开日
EP2258023A1|2010-12-08|
KR101376458B1|2014-04-01|
CA2719091C|2014-01-28|
CN101978559A|2011-02-16|
JP5519626B2|2014-06-11|
CN101978559B|2013-08-21|
CA2719091A1|2009-09-24|
KR20110005237A|2011-01-17|
WO2009117205A1|2009-09-24|
US7517223B1|2009-04-14|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2012-02-04| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120203 |
2013-08-30| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
2013-09-05| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130904 |
2013-12-05| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131204 |
2013-12-12| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131211 |
2013-12-28| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131227 |
2014-01-14| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140110 |
2014-02-05| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140204 |
2014-02-13| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140212 |
2014-03-05| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
2014-03-20| TRDD| Decision of grant or rejection written|
2014-03-27| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140326 |
2014-04-10| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140403 |
2014-04-11| R150| Certificate of patent or registration of utility model|Ref document number: 5519626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2017-04-11| LAPS| Cancellation because of no payment of annual fees|
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]